JATG定義及可測試功能

日期:2021-07-25 20:42
瀏覽次數:2361
摘要:
JATG定義及可測試功能
JTAG(Joint Test Action Group;聯合測試工作組)是一種國際標準測試協議(IEEE 1149.1兼容),主要用于芯片內部測試。現在多數的上等器件都支持JTAG協議,如DSP、FPGA器件等。標準的JTAG接口是4線:TMS、TCK、TDI、TDO,分別為模式選擇、時鐘、數據輸入和數據輸出線。
JTAG接口形式及定義:
有三種接品方式: 14針JTAG接口 , 20針JTAG接口 ,10針JTAG接口

14針JTAG接口

1 、 13   VCC 接電源
2 、 4 、 6 、 8 、 10 、 14   GND 接地
3  nTRST  測試系統復位信號
5  TDI   測試數據串行輸入
7  TMS  測試模式選擇
9  TCK  測試時鐘
11 TDO   測試數據串行輸出
12 NC   未連接

20針JTAG接口

1 VTref   目標板參考電壓,接電源
2 VCC   接電源
3 nTRST   測試系統復位信號
4、6、8、10、12、14、16、18、20  GND 接地
5 TDI   測試數據串行輸入
7 TMS   測試模式選擇
9 TCK   測試時鐘
11 RTCK  測試時鐘返回信號
13 TDO   測試數據串行輸出
15 nRESET   目標系統復位信號
17 、 19 NC  未連接

10針JTAG接口

仿真器端口 AVR端口 備1. TCK TCK
2. NC NC
3. TDO TDO
4. Vtref VCC
5. TMS TMS
6. nSRST RESET
7. NC / Vsupply NC / VCC JTAG ICE仿真器:VCC;JTAG ICE mkII仿真器:NC
8. nTRST NC ATMEL尚且保留該端口,如今暫不使用它,未來可能會使用
9. TDI TDI
10.GND GND
JTAG接口定義:
具有JTAG口的芯片都有如下JTAG引腳定義:
TCK——測試時鐘輸入;
TDI——測試數據輸入,數據通過TDI輸入JTAG口;
TDO——測試數據輸出,數據通過TDO從JTAG口輸出;
TMS——測試模式選擇,TMS用來設置JTAG口處于某種特定的測試模式。
可選引腳TRST——測試復位,輸入引腳,低電平有效。
含有JTAG口的芯片種類較多,如CPU、DSP、CPLD等。
JTAG內部有一個狀態機,稱為TAP控制器。TAP控制器的狀態機通過TCK和TMS進行狀態的改變,實現數據和指令的輸入。
JTAG接口的功能:
1,邊界掃描測試,
     BSDL驗證
    測試程序調試
    硬件調試
    可測試性優化
    故障可測率提升
2,基礎結構測試
    連接測試
    i / o連接測試
   邊界掃描/飛針測試
   內存訪問
   集群邏輯測試
   i / o測試組件
   模擬I / o測試
   開短路測試 
   燒錄自檢 
  FPGA-assisted RAM訪問測試
  FPGA-assisted比特誤碼率測試(BERT)
3,功能模擬測試
  內部芯片測試
  集群測試
  基板輸出輸出測試
 Core-assisted RAM訪問測試
Core-assisted系統總線測試
core-assisted i / o測試
4,IC編程/燒錄
  CPLD/ FPGA編程
  邊界掃描flash編程
  微控制編程
芯片核心flash編程
FPGA flash編程

 

 
h

粵公網安備 44030602001522號

日本一级婬片A片在线观看视频,91精品国自产拍天天拍,亚洲中文字幕无码一区在线,美女胸18下看禁止免费视频