單片機測試系統的抗干擾技術

日期:2021-07-30 21:11
瀏覽次數:2458
摘要:

單片機測試系統的抗干擾技術


       隨著工業控制的發展,單片機應用系統以其高性價比逐步取代模擬式控制系統,被廣泛應用于各個領域。

       應用現場存在著各種干擾源,對單片機應用系統的工作影響很大,在實驗室里設計好的控制系統,安裝調試時完全符合設計要求,而置入現場后,系統常常無法正常穩定地工作。干擾雖不能直接造成硬件的損壞,但常使計算機不能正常運行以致控制失靈,造成設備和生產事故。因此,為了保證設備在實際應用中可靠地工作,從系統設計開始就必須充分考慮到對系統抗干擾性能的要求。

       1 干擾源、干擾途徑和干擾的影響

       1.1 應用系統自身干擾源及干擾途徑

       應用系統自身干擾源是因在設計系統時對某些問題考慮不**,如元器件布局不合理、電路工作不可靠、元器件質量差等,形成諸如電阻熱噪聲干擾、半導體散粒噪聲干擾、接觸噪聲干擾、過程通道干擾、公共電阻形成的干擾等。這些干擾現象隨流動元器件電流增大越加明顯,這些噪聲電流通過系統自身電路和通道而影響系統,其結果是
使系統控制精度下降。

       1.2 電磁干擾源及干擾途徑

       工業現場的電磁干擾源很多,如動力斷路器斷弧過程中的多次復燃、電磁鐵線圈電感和分布電容的諧振、大電流電弧的電磁輻射、工頻輸電線附近所存在的強大交變電場和磁場以及來源于太陽等天體輻射的電磁波、雷電和地磁場的變化都可歸結為電磁干擾。干擾信號通過導線或回路之間的互感耦合、電容耦合進入控制系統。電磁干擾造成的后果輕者使控制系統產生誤差,重者將使系統不能正常工作。 1.3 供電系統干擾

       由于工業現場運行的大功率設備眾多,特別是大感性負載設備的啟停,使得電網電壓大幅度浪涌與下陷,有時會出現長時間的過壓、欠壓和短時間的尖峰電壓,他們十分方便地以線路傳輸形式經電源線進入控制系統,其中過壓干擾是單片機控制系統*為惡劣的干擾。

       1.4 干擾產生的后果

       干擾常使系統程序"跑飛",造成"死機",數據采集誤差加大或數據發生變化,控制狀態失靈,系統被控對象不穩定或誤操作等。

       2 應用系統的硬件抗干擾技術

       硬件抗干擾總的原則是消除干擾源、切斷干擾侵入途徑和設計低噪聲電路。

       2.1 電磁干擾的抑制措施

       工業微機系統比一般計算機更多地受著各種電磁場干擾的影響。電磁場干擾可能來自系統外部,也可能來自系統內部,抑制電磁干擾的主要手段就是采取屏蔽。方式有兩種:一是將易干擾的電路或設備等屏蔽起來,以防接收輻射干擾;另一種是將輻射源屏蔽起來,防止輻射出干擾影響其他電路。另外,系統可以浮置(如信號地不接機殼或大地)來阻斷干擾電流的通路,設備內部具有輻射能力的電路要獨立遠置,以減少對其他電路的影響。

       2.2過程通道干擾的抑制

       (1)光電耦合隔離,采用光電耦合可以切斷主機與前向、后向通道電路以及其他主機電路的聯系,能有效地防止干擾從過程通道進入主機,同時對抗共地干擾也有好處。

       (2)雙絞線傳輸,雙絞線能使各小環路的電磁感應干擾相抵消,對電磁場干擾、共模噪聲有一定的抑制效果。

       (3)長線傳輸的阻抗匹配,要求信號源的輸出阻抗、傳輸線的特性阻抗與接收端的輸入阻抗相等。否則,信號在傳輸線上會產生反射,造成失真。

       2.3 印制電路板的抗干擾設計

       電路板是微機系統中器件、信號線、電源線高密度集合體,對抗干擾性能影響很大,電路板設計、布線及接地不妥可能使整個系統無法正常運行。

       (1)印制電路板:大小要適中。過大時,印刷線條長,阻抗增加,抗噪聲能力下降,成本也高;過小,散熱不好,且易受干擾。盡量使用多層印制板,保證良好的接地網,減
少地電位差。

       (2)器件布置上:把相關的器件就近放置,易產生噪聲的電路應盡量遠離主機電路,發熱量大的器件應考慮散熱問題,I/O驅動器件盡量靠近印制板邊上放置。閉置的lC管腳不要懸空,元器件腳避免相互平行,以減少寄生耦合。如有可能,盡量使用貼片元件。

       (3)布線:電路之間的連接應盡量短,容易受干擾的信號線要重點保護,不能與能夠產生干擾或傳遞干擾的線路長距離平行;交直流電路要分開;對雙面布線的印制電路板,應使兩面線條垂直交叉,以減少磁場耦合效應。

       (4)接地:交流地與信號地不能共用,以減少電源對信號的干擾;數字地、模擬地分開設計,在電源端兩種地線相連;對于多級電路,設計時要考慮各級動態電流,注意接地阻抗相互耦合的影響,工作頻率低于1 MHz時采用一點接地,工作頻率較高時采取多點接地,接地線應盡量粗。 

       (5)去耦電容:加去耦電容是印制電路板設計的一項常規做法。在電源輸入端跨接10~100 μF的電解電容或鉭電容,在每個集成電路芯片上安裝一個0.01 μF的陶瓷電容器。

       2.4 供電系統抗干擾措施

       (1)使用交流穩壓器,可防止電網過電壓、欠電壓干擾,保證供電的穩定性。
       
       (2)變壓器初次級用屏蔽層隔離,減少其間分布電容,提高共模抗干擾能力。

       (3)低通濾波器可濾去干擾帶來的高次諧波。

       (4)整個測試系統采用分立式供電方式,分別對各部分進行供電。

       (5)采用開關電源并提供足夠的功率余量。
        6,單片機測試系統的抗干擾技術

       3 應用系統的軟件抗干擾技術

       系統出現錯誤或死機,可以通過手工復位、定時復位等方法來解決,也可以通過下面的方法來實現抗干擾。

       3.1 在程序中插入空操作指令(指令冗余)

       在程序執行過程中,CPU受到干擾后可能會將一些操作數當作指令碼來執行,引起程序混亂,我們應盡快使程序納入正軌。MCS51系列單片機指令不超過3 B,當程序彈飛到某一單字節指上時,能自動納入正軌。當彈飛到某一雙字節或三字節指令上時,有可能落到操作數上,繼續出錯。在軟件設計時,應多采用單字節指令,并在一些關鍵地方插入NOP指令。如在雙字節,三字節指令后面插入2條NOP指令。另外,在一些對程序流向起決定作用的指令之前插入兩條NOP指令(如RET,RETI,ACALL,LCALL,SJMP,AJMP,LJMP,JZ,JNZ,JC,JNC,JB,JNB,JBC,CJNE,DJNZ)以保證彈飛的程序迅速納入程序軌道。

       3.2 采用軟件陷阱

       當CPU受干擾,造成程序彈飛到非程序區,此時軟件冗余無能為力,可在非程序區設置攔截措施,使程序進人陷阱,強迫程序進入一個指定的地址,執行一段專門對程序出錯進行處理的程序,軟件陷阱由3條指令構成,其中ERR為指定地址:
NOP
NOP
LJMP ERR

       軟件陷阱常安排在下列4種地方:

       (1)未使用的中斷區。當干擾使未使用的中斷開放.并激活這些中斷時,就會引起程序混亂。如果在這些地方設置軟件陷阱,就能及時捕捉到錯誤中斷。假如MCS51系統中使用3個中斷:INT0,INT1,T1,他們的中斷子程序分別在PINT0,PINT1,PT1,T0和串行口不使用中斷,中斷向量區可以設置如下:
 

單片機測試系統的抗干擾技術

粵公網安備 44030602001522號

日本一级婬片A片在线观看视频,91精品国自产拍天天拍,亚洲中文字幕无码一区在线,美女胸18下看禁止免费视频